КАПСУЛИРОВАНИЕ МНОГОВЫВОДНЫХ BGA МИКРОСХЕМ

1

• Авторы
• Файлы

Гераничев В.Н. Статья в формате PDF 135 KB Интегральные микросхемы , хаpaктерной особенностью которых является наличие на нижней стороне корпуса матрицы выводов в виде шариков припоя (Ball Grid

Array), находят все большее применение в вычислительной и специальной электронной технике. Однако следует отметить наличие выраженного эффекта усталости паяных соединений, обусловленного малой площадью контактирования выводов BGA микросхемы с печатной платой, который в значительной степени определяет надежность печатных узлов и электронных модулей в целом. Несмотря на многообразие физических параметров, которые влияют на надежность паяных соединений, основным является рассогласование коэффициентов линейного теплового расширения (КЛТР) материалов, участвующих в образовании межсоединений, что в условиях циклических изменений температуры в процессе эксплуатации вызывает механические нагрузки на паяное соединение , которые через некоторое время приводят к появлению в нем микротрещин, их росту и в конечном итоге нарушению электрического контакта.

Одной из основных задач при производстве печатных узлов с применением BGA микросхем является обеспечение надежности их паяных соединений. Эффективным способов повышения механической прочности паяных соединений служит капсулирование, то есть создание монолитной структуры для системы микросхема - шарики припоя - контактные площадки - печатная плата путем заливки в прострaнcтво между микросхемой и платой строго дозированного количества специального компаунда - заполнителя или Underfill (UF) - процесс в англоязычной литературе. Традиционно UF-процесс был частью технологии монтажа Flip-Chip компонентов и применялся при установке кристаллов микросхем в корпуса CSP. При этом выводы в виде шариков припоя формируются непосредственно на контактных площадках кристалла в верхнем слое его металлизации и образуют с монтажной платой межсоединения чрезвычайно малых сечений, которые необходимо было дополнительно защищать от разрушающих воздействий. Интегрированная структура Flip-Chip микросхемы образуется после завершения процесса монтажа путем заливки заполнителя в прострaнcтво между кристаллом микросхемы и поверхностью подложки и обеспечения дополнительного нагрева для его полимеризации.

Большой интерес представляет применение капсулирования для широкого ряда компонентов, включая BGA и микроBGA. Главной причиной этого является то, что UF- процесс представляет собой эффективное средство долговременной защиты межсоединений при монтаже высоконадежной электронной техники для жестких условияй эксплуатации. Помимо компенсации термо - механических напряжений заполнитель служит амортизатором для микросхем, испытывающих вибрации и ударные нагрузки, пpeдoxpaняет от повреждений, связанных с изгибом печатных плат. Без заполнителя эти нагрузки будут полностью прикладываться к паяным соединениям, связывающим компонент и контактные площадки печатной платы. Влияние этих факторов возрастает с увеличением размеров микросхем. Были проведены опытные работы по капсулированию микросхем BGA c размерами корпуса 17х17мм и 23х23мм, имеющих, соответственно, 256 и 484 вывода. При разработке технологии этого процесса был учтен опыт работы с Flip-Chip микросхемами. Задача состояла том, чтобы найти оптимальные условия для распостранения материала под корпусом BGA, имеющих существенно большие размеры, чем CSP и Flip-Chip.

Определены основные факторы, от которых зависит качество UF-процесса:                           

1. Тип заполнителя.

В качестве UF- материала выбран однокомпонентный эпоксидосодержащий заполнитель капиллярного действия UnderFill Epoхy 623, фирмы AIM. Заполнитель обладает низким поверхностным натяжением, хорошей текучестью и адгезией к пластмассовому корпусу микросхемы и материалу платы FR4. Время полимеризации заполнителя составляет менее 5 минут при 150º С. Преимуществом эпоксидных композиций также является исключительно низкая усадка порядка 3%, что не создает напряженных состояний в заполнителе при его отверждении.

2. Предварительный подогрев платы.

Подогрев платы уменьшает вязкость используемого материала, сокращает время его прохождения через решетку шариковых выводов, что уменьшает вероятность образования воздушных полостей. Для заполнителя 623 температура предварительного нагрева платы составляет 40-50˚С.

3. ПроцеДypa диспенсирования материала.

ПроцеДypa диспенсирования состоит из рабочих проходов иглы диспенсера по определенной траектории вблизи края компонента, во время которых к компоненту прикладывается основное количество UF-материала, и окончательного прохода иглы по всему периметру, в результате которого образуется мениск , выступающий за контур микросхемы и компенсирующий краевые напряжения. Определена оптимальная схема движения иглы диспенсера при капсулировании.

4. Контроль количества заполнителя.

Необходимое количество заполнителя зависит от расстояния между платой и

нижней стороной компонента, числа и размеров шариковых выводов, может быть определено вычитанием из полного объема между микросхемой и платой объема всех шариковых выводов и контролируется в течение процедуры.

Для отработки процесса капсулирования использовались тестовые платы и корпуса микросхем фирмы Topline. Поток UF-материала формировался путем многократных прохождений иглы диспенсера по двум смежным сторонам микросхемы в направлении от вершины к периферии с постепенным увеличением амплитуды перемещений. Каждый следующий проход начинался после полного затекания UF-материала внутрь решетки шариковых выводов. Высота иглы над платой во время подачи заполнителя поддерживалась на уровне между верхней и нижней поверхностями компонента и расстояние от края компонента составляло 0.4-0.5мм. UF-процесс считался завершенным при появлении заполнителя по всей длине двух противоположных сторон по отношению к тем, вдоль которых осуществлялось диспенсирование и составил 20 минут для BGA-484 и 15 минут для BGA-256. Термообработка заполнителя проводилась в конвекционной печи при 150ºС в течение 5 минут. Качество заполнения контролировалось визуально после удаления верхней части микросхем и вскрытия решетки шариковых выводов. Соблюдение разработанной технологии UF-процесса обеспечивает полное заполнение матрицы шариковых выводов без образования воздушных полостей под крупногабаритными микросхемами.

Работа представлена на III общероссийскую научную конференцию с международным участием «Новейшие технологические решения и оборудование», г. Кисловодск, 19-21 апреля 2005 г. Поступила в редакцию 25.03.2005 г.

---